Xilinx ISim TYPE FILE 001tLýH`č* logic01ZX# scalar_int€˙˙˙1  ţ˙˙˙˙˙˙J STD_LOGIC 'U''X''0''1''Z''W''L''H''-'K STD_ULOGIC 'U''X''0''1''Z''W''L''H''-'  NATURAL˙˙˙9 UNSIGNED ţ˙˙˙˙˙˙A STD_LOGIC_VECTOR ţ˙˙˙˙˙˙  INTEGER€˙˙˙L array_128X32bit ˙˙˙˙˙˙˙ ipb_wbus ipb_addr˙˙˙˙ipb_wdata˙˙˙˙ipb_strobeipb_write˙˙˙_ ipb_rbus ipb_rdata˙˙˙˙ipb_ackipb_err˙˙˙` ipbdc_bus phase˙˙˙˙ad˙˙˙˙flag˙˙˙J array_32x5bit ˙˙˙˙˙˙˙˙˙˙˙˝ ram_container ram_addr ˙˙˙˙ram_datain˙˙˙˙ram_wr˙˙˙˙ram_dataout˙˙˙˙ram_addrout ˙˙˙˙˙˙˙/ BOOLEANFALSETRUE; sfp_en_arr /˙˙˙! POSITIVE˙˙˙H array128X48 /˙˙˙˙˙˙˙G array64X48 ?/˙˙˙˙˙˙˙F array8X48 /˙˙˙˙˙˙˙(RuŚđ;[”ŐőAÂ!Ëˆˇň[˘