Signal Name Total Product Terms Product Terms Location Power Mode Pin Number PinType Pin Use
(unused) 0   MC1     (b) (b)
cntr<0> 5  2_1 2_2 2_3 2_4 2_5 MC2 LOW 5 I/O (b)
(unused) 0   MC3     (b) (b)
cntr<9> 6  3_1 3_2 3_3 3_4 4_1 4_2 MC4 LOW   (b) (b)
cntr<8> 6  4_3 4_4 4_5 5_1 5_2 5_3 MC5 LOW 6 I/O (b)
cntr<7> 6  5_4 5_5 6_1 6_2 6_3 6_4 MC6 LOW   (b) (b)
cntr<6> 6  6_5 7_1 7_2 7_3 7_4 7_5 MC7 LOW   (b) (b)
cntr<5> 6  8_1 8_2 8_3 8_4 8_5 9_5 MC8 LOW 7 I/O (b)
cntr<4> 6  10_4 10_5 9_1 9_2 9_3 9_4 MC9 LOW 8 I/O (b)
cntr<3> 6  10_1 10_2 10_3 11_3 11_4 11_5 MC10 LOW   (b) (b)
MS_n 2  11_1 11_2 MC11 LOW 12 I/O O
cntr<2> 6  12_1 12_2 12_3 12_4 12_5 13_5 MC12 LOW   (b) (b)
cntr<12> 6  13_1 13_2 13_3 13_4 14_1 14_2 MC13 LOW   (b) (b)
MH_n 0   MC14 LOW 13 I/O O
MW_n 1  15_1 MC15 LOW 14 I/O O
MD 7  15_2 15_3 15_4 16_1 16_2 16_3 16_4 MC16 LOW 18 I/O O
cntr<11> 6  16_5 17_1 17_2 17_3 17_4 17_5 MC17 LOW 16 I/O (b)
cntr<10> 6  18_1 18_2 18_3 18_4 18_5 1_1 MC18 LOW   (b) (b)

Signals Used By Logic in Function Block
  1. DONE
  2. FPGA_ctrl<1>
  3. FPGA_ctrl<4>
  4. FPGA_ctrl<0>
  5. FPGA_ctrl<2>
  6. INIT_b
  7. MD
  8. FPGA_ctrl<3>
  9. clkdv<0>
  10. clkdv<2>
  11. cntr<0>
  12. cntr<10>
  13. cntr<11>
  14. cntr<1>
  15. cntr<22>
  16. cntr<23>
  17. cntr<24>
  18. cntr<25>
  19. cntr<2>
  20. cntr<3>
  21. cntr<4>
  22. cntr<5>
  23. cntr<6>
  24. cntr<7>
  25. cntr<8>
  26. cntr<9>
  27. en_CCLK
  28. was_done