Signal Name Total Product Terms Product Terms Location Power Mode Pin Number PinType Pin Use
(unused) 0   MC1     (b) (b)
(unused) 0   MC2   29 I/O  
cntr<25> 3  3_1 3_2 3_3 MC3 LOW   (b) (b)
cntr<24> 4  4_1 4_2 4_3 4_4 MC4 LOW   (b) (b)
en_CCLK 5  4_5 5_1 5_2 5_3 5_4 MC5 LOW 30 I/O (b)
cntr<23> 5  5_5 6_1 6_2 6_3 6_4 MC6 LOW 31 I/O (b)
cntr<22> 6  6_5 7_1 7_2 7_3 7_4 7_5 MC7 LOW   (b) (b)
cntr<21> 6  8_1 8_2 8_3 8_4 8_5 9_5 MC8 LOW 32 I/O (b)
cntr<20> 6  10_4 10_5 9_1 9_2 9_3 9_4 MC9 LOW 33 I/O/GSR GSR
cntr<19> 6  10_1 10_2 10_3 11_2 11_3 11_4 MC10 LOW   (b) (b)
PROG_b 1  11_1  MC11 LOW 34 I/O/GTS2 O
cntr<18> 6  12_1 12_2 12_3 12_4 12_5 13_5 MC12 LOW   (b) (b)
cntr<17> 6  13_1 13_2 13_3 13_4 14_4 14_5 MC13 LOW   (b) (b)
cntr<16> 6  14_1 14_2 14_3 15_3 15_4 15_5 MC14 LOW 36 I/O/GTS1 (b)
cntr<15> 6  15_1 15_2 16_2 16_3 16_4 16_5 MC15 LOW 37 I/O I
cntr<14> 6  16_1 17_1 17_2 17_3 17_4 17_5 MC16 LOW   (b) (b)
FPGA_ctrl<1> 3  18_3 18_4 18_5 MC17 LOW 38 I/O O
cntr<13> 6  18_1 18_2 1_1 1_2 1_3 1_4 MC18 LOW   (b) (b)

Signals Used By Logic in Function Block
  1. DONE
  2. FPGA_ctrl<1>
  3. FPGA_ctrl<0>
  4. FPGA_ctrl<2>
  5. clkdv<0>
  6. clkdv<2>
  7. cntr<0>
  8. cntr<10>
  9. cntr<11>
  10. cntr<12>
  11. cntr<13>
  12. cntr<14>
  13. cntr<15>
  14. cntr<16>
  15. cntr<17>
  16. cntr<18>
  17. cntr<19>
  18. cntr<1>
  19. cntr<20>
  20. cntr<21>
  21. cntr<22>
  22. cntr<23>
  23. cntr<24>
  24. cntr<25>
  25. cntr<2>
  26. cntr<3>
  27. cntr<4>
  28. cntr<5>
  29. cntr<6>
  30. cntr<7>
  31. cntr<8>
  32. cntr<9>
  33. en_CCLK
  34. was_done